מבוא ל- VHDL

מק"ט: #3720 | משך קורס: 32 שעות אק'

שפות תיאור חומרה מהוות נדבך מרכזי בתכנון ספרתי מודרני, בעיקר מאז הופעת הרכיבים מתוכנתים בצפיפות גבוהה. שפות אלה משמשות הן לתכנון עצמו והן לצורך המימוש של סביבות בדיקה עבור התכנון. 
ניתן למנות לתפוצתן ולחשיבותן ארבע סיבות עיקריות שהופכות את שפת - VHDL לאחת מין המובילות בתחום התכנון הספרתי :

  • שימוש בתיאור התנהגותית מאפשר לטפל בתכנונים מורכבים (בני  מיליוני שערים) בצורה קלה יחסית, והופך את התכנון למודולארי וקל לתחזוקה.
  • ניתן לפתח תכנונים ספרתיים באופן מהיר יחסית, ובכך להקטין עלויות וסיכונים.
  • זוהי שפה תקנית (נמצאת בשימוש לפיתוח עבור תעשיות ביטחוניות בישראל ובעולם) והשימוש בה מאפשר להשיג אחידות בתכנון.
  • זוהי שפה ג'נרית, אינה תלויה פלטפורמה טכנולוגית של המוצר הסופי ומאפשרת לבצע תכנון הן לרכיבים מתוכנתים ( CPLD, FPGA ) והן לרכיבים ייעודיים ( ASIC ).

הקורס מיועד להקנות למשתתפים את הידע והמיומנות בתכנון בשפת VHDL, כולל הכרת המבנה התחבירי המיוחד של השפה ותכנונים נפוצים. שימת דגש בקורס לתת-קבוצה המאפשרת תכנון לסינתזה, כמו כן נלמד הנושא של כתיבת סביבות בדיקה לתכנונים ספרתיים ( Test Benches ). 
בוגרי הקורס יכלו לקרוא ו לתחזק תכנון של אחרים, לכתוב בעצמם תכנונים ספרתיים ולבצע עבורם בדיקה.

  • הקורס כולל דוגמאות תכנון רבות של החומר הנלמד.
  • הקורס מבוסס על גרסת VHDL-93, וסוקר את ההבדלים בינה לבין גרסת-2001  VHDL.

 

הקורס פעיל לקבוצות מטעם ארגונים בלבד, ניתן לשלוח פנייה רק אם מדובר בקבוצה
*שדות חובה
PDF version

קהל יעד

מהנדסים והנדסאים העוסקים בפיתוח חומרה ו/או באימות פיתוח

מטרות

  • לתכנן, לכתוב, לקרוא ולהבין תוכניות בשפת - VHDL
  • לתכנן ולכתוב יחידות וסביבות בדיקה ( Test Benches ) לתכנונים ב – VHDL
     

תנאי קדם

ניסיון בתכנון דיגיטאלי, הכרות עם שערים ומבנים לוגיים כדוגמת : פליפ-פלופים, מונים, אוגרים ומכונות מצבים, ידע באחת משפות התכנות (C/C++ וכו').

משך הקורס

 משך הקורס הינו  32 שעות

נושאים

מבוא – עקרונות שפת תיאור חומרה

  • עקרונות של תיאור התנהגותי והמבני
  • מודלים סטרוקטוראליים והתנהגותיים משולבים.
  • Test Benches
  • אלמנטים של השפה והתחביר.

מבנים בסיסיים של השפה.

  • הכרזת Entity
  • גוף הארכיטקטורה
  • הכרזת PROCESS
  • תיאורים התנהגותיים
  • תיאורים מבניים ומפות פורטים

Data type ואופרטורים

  •  קבועים ומשתנים
  • סיווג – Types      
  • ביטויים ואופרטורים
  • Std_logicו- ספריות IEEE

פקודות סדרתיות

  • פקודת If
  • פקודת Case
  • When – else  , with – select

Data types מורכבים

  • מערכים
  • מערכים ללא הגבלת גבולות
  • פעולות במערכים והתייחסות למערך

מבוא ל-FSM

  • ייצוג של מערכות באמצעות FSM
  • מודלים שונים של FSM והמימוש ב-VHDL
     
תגיות