Advanced Verilog

מק"ט: #56700 | משך קורס: 24 שעות אק'

שפות תיאור החומרה מהוות נדבך חשוב בתכנון דיגיטאלי מודרני, בעיקר מאז הופעת הרכיבים מתוכנתים בצפיפות גבוהה, והופכות להיות נפוצות הן בתכנון עצמו והן לצורך כתיבת תוכניות בדיקה של התכנון.
ניתן למנות לתפוצתן ולחשיבותן שלוש סיבות עיקריות:
▪ שימוש בשפת תיאור התנהגותית מאפשר לטפל בתכנונים מורכבים בני מיליוני שערים בצורה קלה יחסית, והופך את התכנון למודולארי וקל לאחזקה
▪ ניתן לממש את הפיתוח בעזרת Verilog באופן מהיר יחסית, ובכך להקטין עלויות וסיכונים
▪ שפת ה-Verilog היא תקנית והשימוש במרכיבים שלה לתכנון מאפשר מצד אחד להשיג אחידות בתכנון תוך שימוש במתודולוגיות Top- Down או Bottom-Up ומצד שני מאפשרת לבצע סינתזה לרכיבים מתוכנתים ולרכיבי ASIC כאחד
הקורס מיועד להקנות למשתתפים ידע ומיומנות מתקדמים ב-Verilog, לרבות כתיבת תת-רוטינות, אופטימיזציה של קוד לאילוצי שטח וזמן כמו גם שימוש במנגנון File I/O ומכונות מצבים מתקדמות.
 

הקורס פעיל לקבוצות מטעם ארגונים בלבד, ניתן לשלוח פנייה רק אם מדובר בקבוצה
*שדות חובה
PDF version

Array


▪ להבין לעומק את המבנה התחבירי של Verilog
▪ לכתוב חומרה בעלת פרמטרים הניתנים לשינוי ולשכפלה באמצעות  generate
▪ לכתוב חומרה בעלת ביצועים גבוהים
▪ לכתוב בעצמם תוכניות Verilog ו-Test Benches הכוללות תת-רוטינות
▪ לכתוב סביבות בדיקה הניזונות מstimulus file –
▪ לכתוב ולהבין OVL assertions
▪ להשתמש ב PLI VPI
 

קהל יעד

מהנדסים והנדסאים העוסקים בפיתוח חומרה או תוכנה, או באימות פיתוח.

תנאי קדם

השלמת קורס מבוא ל-Verilog  או שנת ניסיון עבודה עם Verilog.

נושאים

הקורס יציג את אופן השימוש ב-Verilogבמערכות משובצות ויסקור את הנושאים הבאים:
 

 Synthesis rules

 

  • כתיבת קוד יעיל
  • CDC& synchronization
  •  asynchronous and synchronous reset
  • control and data path synchronization
  • FIFO buffer

 

Verification

 

  • קבצי סימולציה וקבצי סינתזה
  • קריאה וכתיבה ל FILE
  • שימוש ב tasks
  • שימוש ב  assertions -
  • שימוש ב-  PLI
  • השהיות

 

FSM

 

  • סוגי מכונות מצבים
  • הגדרה ומימוש
  • אופן מימוש החומרה
  • יתרונות וחסרונות

 

  • הקורס כולל דוגמאות תכנון רבות של החומר הנלמד ותרגול תוך כדי לימוד.
  • הקורס מבוסס על Verilog-93, וסוקר את ההבדלים בינו לבין נגזרות חדשות של-2001Verilog.
תגיות